,,


嵌入式OS-Linux

Linux應用開發班
嵌入式Linux系統開發班

嵌入式Linux驅動開發班
Linux網絡工程及系統管理
Linux驅動、系統、應用全能班

嵌入式CPU--ARM

ARM開發培訓班

CortexM3+uC/OS培訓班

嵌入式OS--WinCE

單片機培訓

嵌入式硬件設計

Allegro Cadence PCB設計初級和中級班

Allegro Cadence PCB設計高級班

PCB Layout培訓-線路板設計全能班

Altium Designer Layout高速硬件設計

嵌入式OS--VxWorks

PowerPC嵌入式系統/編譯器優化


PLC編程/變頻器/數控/人機界面

PLC編程系列培訓課程表
變頻器系列培訓課程表

人機界面、數控系列培訓課程表

開發語言/數據庫/軟硬件測試

Java/.NET/C#/SQL全能培訓班

3G手機軟件測試、硬件測試

芯片設計/大規模集成電路VLSI

云計算、物聯網

小型機系統管理

IBM AIX 6 System II培訓班

其他類

培訓報名

培訓報名
培訓課程
工作推薦
嵌入式合作(項目承接)

WEB在線客服

QQ客服一

QQ客服二

QQ客服三

雙休日、節假日及晚上可致電值班電話：021-51875830 值班手機：15921673576

值班QQ:

值班網頁在線客服,點擊交談：


合作伙伴/權機構

教室

合作企業最新人才需求公告

奧迪堅通訊系統（上海）有限公司
(16人)

上海貝爾阿爾卡特股份有限公司(12人)

冠捷半導體（上海）有限公司
(9人)

上海奧波電子有限公司(14人)

北京華路時代信息技術有限公司
(18人)

上海寶康電子控制工程有限公司
(6人)

上海迅時通信設備有限公司(8人)

上海天能電子有限公司(5人)

曙海最新動態

PowerPC培訓班圓滿結業[2012-12-17]

TI 達芬奇開發高級培訓班圓滿結業[2012-12-6]

iPhone培訓班圓滿結業[2012-12-3]

FPGA高級培訓班圓滿結業[2012-11-20]

DSP2000電機控制培訓班圓滿結業[2012-11-15]

DSP6000系統開發培訓班圓滿結業[2012-11-10]

　　　　　　數字集成電路前端多時鐘設計專題班

入學要求

學員學習本課程應具備下列基礎知識：
◆ 電路系統的基本概念。

班級規模及環境

為了保證培訓效果，增加互動環節，我們堅持小班授課，每期報名人數限3到5人，多余人員安排到下一期進行。

上課時間和地點

上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山學院/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈
最近開課時間(周末班/連續班/晚班）：數字集成電路前端多時鐘設計專題班：2025年4月7日......................

學時

　    ◆時長：共一個月

        ◆外地學員：代理安排食宿（需提前預定）
        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質

        專注高端培訓15年，曙海提供的證書得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

最新優惠

◆團體報名優惠措施：兩人95折優惠，三人或三人以上9折優惠。注意：在讀學生憑學生證，即使一個人也優惠500元。

質量保障

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。 ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質。專注高端培訓13年，曙海提供的證書得到本行業的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。

　　　　　　　　數字集成電路前端多時鐘設計專題班

課程說明

本次課程講授PLL原理，結構，應用，各功能模塊以及頂層具體實現方案。通過本課程培訓，學員可以掌握PLL的設計流程，并且能夠按照設計指標要求，實現PLL的設計與仿真，掌握PLL中關鍵模塊的設計方法以及提高性能的具體方案。

課程提綱：

1. PLL原理功能以及應用介紹
2. PLL基礎
(1) PLL線性模型，PD/Loop Filter/VCO/Frequency Divider等各模塊建模分析
(2) 時鐘抖動和相位噪聲
(3) 環路穩定性/帶寬/頻響/瞬態響應性能分析
3. PLL設計
（1）系統級設計
環路帶寬，系統穩定性設計
（2）各子模塊設計
鑒相器（PFD結構，性能分析，deadzone）
電荷泵（Charge-Pump結構，電流mismatch，漏電，線性分析）
環路濾波器（Loop Filter 無源，有源，二階，三階）
壓控振蕩器（VCO 環振，LC振蕩器，改善jitter的方法）
分頻器（單模，雙模，高速）
（3）Fractional-N PLL設計
小數分頻原理，設計實現，spur的抑制
4. 設計經驗以及一些先進結構
設計以及版圖，降低jitter注意事項
DLL，自偏置PLL，multi-curve VCO

講師介紹：

集成電路設計專業博士，從事模擬電路設計工作近8年，對模擬設計方面有著深入研究。

招生對象

l 微電子、電子工程、通信、計算機等相關專業背景、一年左右工作經驗的在職工程師；
l 微電子、電子、通信、計算機等相關模擬電路設計有項目經歷的在讀研究生；

報名要求

l 具備電子電路、通信原理、半導體物理、微電子等基本知識，對CMOS模擬集成電路設計有基本的理解和掌握。
l 有簡單或小規模電路設計經驗。

培訓目標

掌握PLL基本原理與設計參數，能分析和設計PLL集成電路，可獨立完成PLL前端設計。